Hľadaj Zobraz: Univerzity Kategórie Rozšírené vyhľadávanie

45 035   projektov
0 nových

Opis digitálnych systémov (zadanie č. 2)

«»
Prípona
.rar
Typ
počítačové zadanie
Stiahnuté
14 x
Veľkosť
0,1 MB
Jazyk
slovenský
ID projektu
27410
Posledná úprava
10.11.2009
Zobrazené
1 947 x
Autor:
necronomius
Facebook icon Zdieľaj na Facebooku
Detaily projektu
Popis:
V jazyku VHDL vytvorte opis správania sa a opis štruktúry 3-bitového počítadla nahor/nadol s paralelným vstupom aj výstupom. S nábežnou hranou hodinového signálu sa do počítadla zapíše nová inicializačná hodnota, za predpokladu, že riadiaci vstup Load je na ´1´. Ak Load = ´0´. Obsah počítadla sa s nábežnou hranou hodinového signálu inkrementuje/dekrementuje. Smer počítania určuje vstupný signál Up. Ak Up = ´1´, počítadlo počíta nahor, inak počíta nadol. Počítadlo má výstupný prenos Cout, ktorý nadobudne hodnotu ´1´ pri inkrementácii počítadla s obsahom 7 a pri dekrementácii počítadla s obsahom 0. Oneskorenie obvodu pri reakcii na asynchrónny vstup je 7 ns a pri reakcii na sýchronný vstup 3 ns (Uvažujte v opise správania sa).
V opise správania sa použite príkaz process s riadiacou konštrukciou If. Opis štruktúry musí byť hierarchicky až na úroveň základných logických hradiel a preklápacích obvodov (opísaných modelom správania sa). Použite J-K preklápacie obvody. Vytvorte entitu testovacích vzoriek, ktorá dostatočne otestuje navrhnuté obvody. Návrhy odsimulujte. K návrhu vypracujte písomnú dokumentáciu...

Kľúčové slová:

simulácia

sekvenčný obvod

VHDL

bitové počítadlo

nábežná hrana

oneskorenie obvodu

logické hradlá

preklápacie obvody

paralelný Load



Zdroje: